为什么动态存储器需要刷新

用2K×16位/片的SRAM存储器芯片设计一个8K×32位的存储器，已知地址总线为A15～A0(低)，数据总线D31～D0(低)，为读写控制信号。请画出该存储器芯片级逻辑图，注明各种信号线，列出片选信号逻辑式。

用64×4位／片的SRAM存储器芯片设计一个总容量为256字节存储器，CPU地址总线为A15～A0(低位)，双向数据总线D7～D0(低位)，读写控制信号为R／，芯片的片选控制信号为。写出片选信号逻辑式，绘出该存储器逻辑框图，注明各信号线。

用2K ×4位／片的RAM存储器芯片设计一个8KB的存储器，设CPU的地址总线为A12~A0(低)，数据总线为D7~D0(低)，读写控制信号为R／W，访存请求信号为MREQ。存储器芯片控制信号有CS和WE。 (1)该存储器需要多少片2K ×4位／片的存储器芯片?(2)画出该存储器与CPU连接逻辑图。

用32K×8位／片的存储器芯片设计一个容量为128K×16位的存储器，地址总线A19～A0(低)，双向数据总线D15~D0 (低)，读写控制信号。 (1)该存储器需要多少片32K×8位／片的存储器芯片?(2)请画出该存储器逻辑框图，并注明各种信号线。

用1K ×4位／片的RAM存储器芯片设计一个4KB的存储器，设CPU的地址总线为A15~A0(低)，数据总线为D7~D0(低)，读写控制信号为R／，访存请求信号为。存储器芯片控制信号有和。 (1)该存储器需要多少片1K ×4位／片的存储器芯片?(2)画出该存储器与CPU连接逻辑图。

用4K ×4位／片的RAM存储器芯片设计一个16KB的存储器，设CPU的地址总线为A15~A0(低)，数据总线为D7~D0(低)，读写控制信号为R／，访存请求信号为。存储器芯片控制信号有和。(1)该存储器需要多少片4K x4位／片的存储器芯片?(2)画出该存储器与CPU连接逻辑图。

用512×4位/片的存储芯片构成2KB存储器，地址线A15～A0 (低)，数据线为D7～0，读写控制信号为R/，访存请求信号为，存储器芯片控制信号有和。请回答：①加至各芯片的地址线是哪几位?②分别写出四个片选信号的逻辑式。③画出存储器逻辑图(芯片级)。

多体交叉存储器有什么特点？

用1Kx4位／片的存储芯片构成8KB存储器，地址线为A15(高)～A0(低)。(1)需要几片这种存储芯片?(2)8KB存储器需要哪几位地址寻址?(3)在这些地址线中，加至各芯片的地址线是哪几位?(4)用于产生片选信号的地址线是哪几位(译码法)?