用1K ×4位／片的RAM存储器芯片设计一个4KB的存储器，设CPU的地址总线为A₁₅~A₀(低)，数据总线为D₇~D₀(低)，读写控制信号为R／，访存请求信号为。存储器芯片控制信号有和。
(1)该存储器需要多少片1K ×4位／片的存储器芯片?
(2)画出该存储器与CPU连接逻辑图。