描述时序逻辑电路有三组方程，指的是____、____和____。

时序电路的一般结构有组合逻辑电路和()构成。

设计一8421BCD码计数器，则至少需要的触发器个数是()

对于JK触发器，若J=K，则可完成_____触发器的逻辑功能；若K=J ,则可完成_____触发器的逻辑功能。

一般来说，时序逻辑电路中所需的触发器数目n与电路状态数N应满足如下关系式：____。若某设计中经状态化简后，电路的状态数N=7，则需用____个触发器。

在设计时序逻辑电路时，对原始状态表中的状态化简，其目的是____。

____触发方式的钟控触发器在时钟脉冲有效时间内，若激励信号变化多次，则触发器的输出存在____现象。

欲设计一个二十四进制计数器，至少需用()个触发器。

存在约束条件的触发器是()

____就是用来产生一组按照事先规定的顺序脉冲的电路。