设有单总线结构计算机的CPU数据通路及其与存储器的连接结构如下图所示，其中，R0~R3为通用寄存器，IR为指令寄存器，PC为程序计数器，MAR为存储器地址寄存器，MDR为存储器数据缓冲寄存器。试写出加法指令ADD R1，R2，R3的执行流程。指令功能为将R2和R3中的数据相加，结果送到寄存器R1中存放。