在补码一位乘法中，设[x]补为被乘数，[y]补为乘数，若ynYn+1=00,应执行部分积（）的操作。

现代CPU主要由运算器、控制器和（）组成。

微程序控制器中，控制计算机各个部件完成某个基本操作的命令是（）。

双端口存储器和多模块交叉存储器属于并行存储器结构。前者采用空间并行技术，后者采用（）技术。

CPU响应中断后，首先应该（）,不响应其他中断源的中断请求，以保证在保存断点和保护现场的过程中，CPU的操作不会被更高级的中断请求所中断。

中断处理过程可以嵌套进行。优先级高的设备可以中断（）的中断服务程序。

假设计算机字长为8位，已知[x]补=(11101101)₂,求x的十进制数值。

假设计算机字长为8位，二进制数X=-1011011,Y=-1101001,用变形补码(双符号位)计算X-Y并判断运算结果是否溢出。

有4级流水线分别完成取指、指令译码并取数、运算、送结果四步操作，假设完成各步操作的时间依次为100ns、100ns、80ns、50ns。问：(1)流水线的操作周期应设计为多少?(2)若相邻两条指令发生数据相关冲突，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行?

Cache系统的效率为85%，平均访问时间为40ns,主存存取周期是Cache的5倍，求主存的存取周期，