试用下降沿触发的J、K触发器，设计满足图3-21时序图关系的同步时序电路。

试用D触发器设计一个符合下列状态图所示的同步四进制计数器。要求：(1)画出电路状态卡诺图；(2)写出状态方程、驱动方程；(3)画出逻辑电路图。

画出题38图所示时序逻辑电路的工作波形图。(设起始状态Q2Q1Q0=000)

试用“与非”门电路设计—个半加器。令A、B分别为被加数、加数，s、c分别为和、进位。要求：（1）列出真值表；(2)写出逻辑表达式；(3)画出逻辑电路图。

电路如题图所示，写出F的最简与或表达式。

试用3-8译码器74LS138和门电路实现一个判别电路，输入为3位二进制代码（ABC），当输入代码能被3整除时，电路输出F为“1”，否则为“0”。要求：(1)列出真值表；(2)写出F的表达式；(3)用与非门完成图的连接。

74LS161为二进制加法计数器，真值表如题42表所示，试用74LS161和与非门设计一个十进制计数器。(要求利用同步置数端)要求：(1)写出S的二进制代码；(2)写出反馈置数的函数表达式；(3)完成逻辑图连线，并在各输入输出端标上连接信号。

图示电路的状态方程Qn+1=______。

同步RS触发器输入端R=0，S=0，则RS触发器Qn+1为______。

D触发器中，若要使则输入D=______。